2. 面向用戶的自研處理器軟件棧開發(fā)，主要由各類點(diǎn)工具組成，包括靜態(tài)代碼檢查，性能剖析工具，智能代碼轉(zhuǎn)換工具等；

3. 集成、開發(fā)自研處理器的應(yīng)用案例，包括外設(shè)使用案例、內(nèi)核計(jì)算案例，并配套研發(fā)基礎(chǔ)軟件庫；

4. 實(shí)現(xiàn)本部門或其他部門提出的效率軟件開發(fā)需求。

2. 熟悉程序設(shè)計(jì)思想；熟悉C/C++/Java編程語言；熟悉至少一門腳本語言；

3. 掌握基礎(chǔ)算法、數(shù)據(jù)結(jié)構(gòu)設(shè)計(jì)；有較好的編程習(xí)慣；有較強(qiáng)的邏輯思維能力；

4. 有較好的文檔梳理習(xí)慣，較強(qiáng)的團(tuán)隊(duì)協(xié)作意識(shí)，能服從工作安排，有較強(qiáng)的責(zé)任心。

2. 面向用戶的自研處理器軟件棧開發(fā)，主要由各類點(diǎn)工具組成，包括靜態(tài)代碼檢查，性能剖析工具，智能代碼轉(zhuǎn)換工具等；

3. 集成、開發(fā)自研處理器的應(yīng)用案例，包括外設(shè)使用案例、內(nèi)核計(jì)算案例，并配套研發(fā)基礎(chǔ)軟件庫；

4. 實(shí)現(xiàn)本部門或其他部門提出的效率軟件開發(fā)需求。

2. 熟悉程序設(shè)計(jì)思想；熟悉C/C++/Java編程語言；熟悉至少一門腳本語言；

3. 掌握基礎(chǔ)算法、數(shù)據(jù)結(jié)構(gòu)設(shè)計(jì)；有較好的編程習(xí)慣；有較強(qiáng)的邏輯思維能力；

4. 有較好的文檔梳理習(xí)慣，較強(qiáng)的團(tuán)隊(duì)協(xié)作意識(shí)，能服從工作安排，有較強(qiáng)的責(zé)任心。

1. 完成支撐處理器架構(gòu)所需的微結(jié)構(gòu)電路設(shè)計(jì)，包含設(shè)計(jì)文檔編寫，微結(jié)構(gòu)電路設(shè)計(jì)；    

2. 根據(jù)系統(tǒng)、模塊的功能點(diǎn)，設(shè)計(jì)、編寫測(cè)試大綱，制定驗(yàn)收標(biāo)準(zhǔn)，搭建自動(dòng)化的驗(yàn)證平臺(tái)，支撐驗(yàn)證工作的開展；    

3. 部門內(nèi)部交叉開展實(shí)際驗(yàn)證工作，包括定向模塊級(jí)驗(yàn)證、隨機(jī)模塊級(jí)驗(yàn)證、定向（子）系統(tǒng)級(jí)驗(yàn)證、隨機(jī)（子）系統(tǒng)級(jí)驗(yàn)證，后仿時(shí)序驗(yàn)證，benchmark性能驗(yàn)證，保障驗(yàn)證收斂達(dá)到最后流片的標(biāo)準(zhǔn)；    

4. 根據(jù)處理器架構(gòu)給出的系統(tǒng)設(shè)計(jì)規(guī)范，結(jié)合微結(jié)構(gòu)功能劃分，實(shí)現(xiàn)形式功能完備的全系統(tǒng)參考模型，并能夠順利在驗(yàn)證平臺(tái)中集成。

2. 熟悉電路分析基本知識(shí)；熟悉常用電路結(jié)構(gòu)；熟悉常用數(shù)字前端EDA工具的使用；    

3. 熟悉至少一門腳本語言；熟悉c/c++編程語言；熟悉verilog/systemverilog語言；    

4. 有較好的文檔梳理習(xí)慣，較強(qiáng)的團(tuán)隊(duì)協(xié)作意識(shí)，能服從工作安排，有較強(qiáng)的責(zé)任心。

1. 完成支撐處理器架構(gòu)所需的微結(jié)構(gòu)電路設(shè)計(jì)，包含設(shè)計(jì)文檔編寫，微結(jié)構(gòu)電路設(shè)計(jì)；    

2. 根據(jù)系統(tǒng)、模塊的功能點(diǎn)，設(shè)計(jì)、編寫測(cè)試大綱，制定驗(yàn)收標(biāo)準(zhǔn)，搭建自動(dòng)化的驗(yàn)證平臺(tái)，支撐驗(yàn)證工作的開展；    

3. 部門內(nèi)部交叉開展實(shí)際驗(yàn)證工作，包括定向模塊級(jí)驗(yàn)證、隨機(jī)模塊級(jí)驗(yàn)證、定向（子）系統(tǒng)級(jí)驗(yàn)證、隨機(jī)（子）系統(tǒng)級(jí)驗(yàn)證，后仿時(shí)序驗(yàn)證，benchmark性能驗(yàn)證，保障驗(yàn)證收斂達(dá)到最后流片的標(biāo)準(zhǔn)；    

4. 根據(jù)處理器架構(gòu)給出的系統(tǒng)設(shè)計(jì)規(guī)范，結(jié)合微結(jié)構(gòu)功能劃分，實(shí)現(xiàn)形式功能完備的全系統(tǒng)參考模型，并能夠順利在驗(yàn)證平臺(tái)中集成。

2. 熟悉電路分析基本知識(shí)；熟悉常用電路結(jié)構(gòu)；熟悉常用數(shù)字前端EDA工具的使用；    

3. 熟悉至少一門腳本語言；熟悉c/c++編程語言；熟悉verilog/systemverilog語言；    

4. 有較好的文檔梳理習(xí)慣，較強(qiáng)的團(tuán)隊(duì)協(xié)作意識(shí)，能服從工作安排，有較強(qiáng)的責(zé)任心。